ARQUITETURA DE COMPUTADORES E SISTEMAS DIGITAIS

Daniel Alvarez de Mello Buarque Ribeiro



SAGAH
SOLUÇÕES EDUCACIONAIS INTEGRADAS

Circuitos lógicos sequenciais

Objetivos de aprendizagem

Ao final deste texto, você deve apresentar os seguintes aprendizados:

- Definir circuitos lógicos sequenciais.
- Analisar os modelos dos circuitos sequenciais.
- Reconhecer os componentes de um projeto de um circuito lógico sequencial.

Introdução

Neste capítulo você vai estudar os circuitos digitais e aprender sobre suas características, seus modelos e suas finalidades e sobre as etapas de um projeto de um circuito lógico sequencial.

Os circuitos digitais fazem mais parte da nossa realidade do que você imagina, já que eles formam a base de computadores, telefones celulares e consoles de videogames, por exemplo.

Circuitos lógicos sequenciais: conceitos

Nas últimas décadas, a quantidade de circuitos digitais que pode ser colocada em uma única pastilha de circuito integrado de computador aumentou espantosamente — aproximadamente 100 mil vezes, permitindo que equipamentos de grande porte possam ser facilmente transportados e utilizados em situações de salvamento de vidas, como no caso de dispositivos portáteis de ventilação pulmonar.

Um indicador que novas invenções são desenvolvidas cada vez mais rápido é o número de concessões de novas patentes, que ultrapassam 170.000 por ano só nos EUA.

Novos dispositivos, que hoje vemos em filmes ou ainda nem sonhamos existir, continuarão a ser criados, com potência, tamanho e custo cada vez menor. O que não podemos prever é quais aplicações novas e empolgantes serão desenvolvidas no futuro, ou quem serão os beneficiados por elas.

Digital *versus* analógico

Um sinal é um fenômeno físico que tem um único valor em cada instante de tempo. Um sinal analógico, ou sinal contínuo, pode assumir um valor de conjunto infinito de valores possíveis. Um sinal digital, também conhecido por sinal discreto, pode assumir um valor de um conjunto finito de valores possíveis. Na computação, sinais digitais podem assumir dois valores: ligado e desligado (normalmente representados por 0 ou 1). O sistema numérico representado com dois valores é conhecido como binário. O sinal binário simples é conhecido por dígito binário (*bit*).

Uma invenção do século XX que popularizou a eletrônica digital e alavancou o desenvolvimento de uma infinidade de dispositivos eletrônicos foi o transistor. O transistor é uma chave que utiliza sinais elétricos e tem apenas dois estados: ligado e desligado.

Circuito digital

A conexão entre componentes digitais, que recebem sinais de entrada e saída na forma digital, é denominada **circuito digital**. Já o conjunto de circuitos digitais compõe um sistema digital. Os circuitos lógicos digitais são classificados em dois tipos: combinacionais ou sequenciais.

Desse modo, conhecer sobre projeto digital pode ser útil para entender como os diferentes dispositivos que fazem parte do nosso cotidiano funcionam.

Circuito lógico combinacional

O que caracteriza um sistema digital é o conjunto inter-relacionado de circuitos digitais que trabalham com um objetivo comum, recebendo e produzindo instruções em um processo organizado. Entretanto, um circuito digital no qual as saídas dependem da combinação dos valores presentes de entrada é denominado **circuito combinacional**. Apesar de básicos, os circuitos combinacionais são capazes de implementar alguns sistemas simples, contudo, se tornam importantes quando são utilizados como base para circuitos mais complexos.

Em um circuito combinacional (Figura 1), se soubermos os valores presentes dos *bits* de entrada, então poderemos determinar o valor de saída:

- Se ab=00, então F é 0.
- Se ab=01, então F é 0.

- Se ab=10, então F é 1.
- Se ab=11, então F é 0.



Figura 1. Circuito digital combinacional.
Fonte: Vahid (2008).

Chaves eletrônicas

As chaves eletrônicas (Figura 2) constituem a base de todos os circuitos digitais. Como comentamos anteriormente, o transistor é um exemplo de chave. Uma chave é composta de três partes: a entrada da fonte, a saída e a entrada de controle. A função da chave é bloquear a corrente quando esta estiver na condição de "desligada" e permitir que a corrente flua quando a condição da chave for "ligada".

Os circuitos digitais utilizam as chaves em razão de as elas permitirem dois estados: ligado e desligado, correspondentes a 0 e 1 do sistema binário.




Figura 2. Chave eletrônica.
Fonte: Vahid (2008).

Análise de modelos de circuitos sequenciais

Circuitos combinacionais

Os circuitos combinacionais são limitados em sua utilização, já que não têm memória, ou seja, não podem armazenar *bits* e lê-los depois. Entretanto, esses circuitos são utilizados como parte de circuitos maiores, os circuitos sequenciais.

Um circuito sequencial, também denominado **sistema dinâmico** ou, ainda, máquina de estados, é composto por um circuito combinacional e um elemento de memória. Em um circuito sequencial as entrada e saídas estão conectadas apenas ao circuito combinacional, como se vê na Figura 3 a seguir.

A informação recebida e armazenada pelo elemento de memória, oriunda do circuito combinacional, é codificada em binário (0 ou 1). As respectivas saídas do circuito combinacional que são recebidas pelo elemento de memória recebem o nome de variáveis do próximo estado. Já o caminho inverso, ou seja, a saída do elemento de memória, que são entradas no circuito combinacional, recebem o nome de variáveis do estado atual. A conexão entre o circuito combinacional e o elemento de memória é denominada **laço de realimentação**, já que a saída de um é a entrada para outro e vice-versa.

Você pode não se dar conta, mas a maioria dos sistemas digitais que você está familiarizado contém circuitos sequenciais armazenados em *bits*.




Figura 3. Diagrama de blocos de um circuito sequencial.
Fonte: Vahid (2008).

Exemplo

Uma porta automática de garagem pode ser considerada um exemplo de circuito sequencial, pois se você apertar o botão do controle uma vez, a porta deverá ser aberta, e caso você aperte o botão outra vez, a porta deverá ser fechada. Se no outro dia você apertar o botão (com a porta fechada), a porta será aberta novamente. A saída do sistema (a ação de abrir ou fechar a porta) dependerá de seu estado (se a porta está aberta ou fechada), ou seja, a sequência de valores passados desde o momento em que o sistema foi ligado.

Modelos de circuitos sequenciais (máquinas de estados)

Os circuitos sequenciais são baseados em dois modelos:

- **Modelo de Moore ou modelo dependente dos estados:** neste modelo, as saídas dependem unicamente do estado no qual o circuito se encontra. Desse modo, a próxima borda do *clock* será responsável na mudança dos valores de entrada.
- **Modelo de Mealy ou modelo dependente das entradas:** neste modelo, as saídas não dependem apenas do estado atual do circuito, mas também do valor atual das entradas externas, de forma que se estas forem alteradas antes da troca de estados, as saídas do circuito poderão ser alteradas.

Estados

O circuito sequencial pode ter diferentes estados. O que determina o estado em que um circuito sequencial se encontra é o valor da informação armazenada na memória em um determinado momento. O circuito sequencial é alimentado com informação binária nas entradas, e juntamente com a informação do estado atual definem os valores de saída e também os valores do próximo estado. As saídas de um circuito sequencial não dependem só das entradas, mas também do estado atual armazenado na memória.

Síncronos e assíncronos

Com base no comportamento temporal, os circuitos sequenciais podem ser divididos em síncronos e assíncronos.

Um circuito sequencial assíncrono é considerado um circuito combinacional com realimentação. O comportamento de um circuito sequencial assíncrono depende única e exclusivamente da ordem de mudança das entradas e o seu estado pode ser afetado em qualquer momento. Em razão dessas características, tais circuitos são dificilmente utilizados, já que o sistema pode se tornar instável.

O circuito sequencial síncrono é um sistema no qual o comportamento é definido com base no conhecimento dos seus sinais em determinados instantes de tempo. O sincronismo de um circuito sequencial é determinado por um dispositivo de temporização denominado **gerador de relógio** (*clock*), que produz uma cadência periódica de pulsos. Os pulsos formam uma onda de sinal denominada monótona por manter o mesmo comportamento e não se alterar ao longo do tempo. A seguir, é apresentada a Figura 4, que representa o sinal de relógio (*clock*). Na respectiva figura, temos a borda ascendente, o nível alto, a borda descendente, o nível baixo e o período (T) no qual esse comportamento se repete. O tempo entre duas bordas de subida sucessivas é igual a T, assim como o tempo entre duas bordas de descida sucessivas também é igual a T.




Figura 4. Exemplo de sinal de *clock*.
Fonte: Vahid (2008).

A frequência de um sinal *clock*, representada pela letra "f", é determinada pelo inverso do período.

$$F = \frac{1}{\mathrm{T}}$$

Para medir o período, usam-se múltiplos do segundo:

- ms (milissegundo = 10^{-3}s);
- µs (microssegundo = 10^{-6}s);
- ns (nanossegundo = 10^{-9}s);
- ps (picossegundo = 10^{-12}s).

Entretanto, para medir a frequência, utilizamos os múltiplos do hertz, já que ele é o inverso do segundo, e equivale 1/1s: kHz (quilohertz = 10^{+3}Hz), MHz (megahertz = 10^{+6}Hz) e GHz (gigahertz = 10^{+9}Hz).



Exemplo

Um circuito síncrono é cadenciado pelo uso de sinal de *clock* de 200MHz. Qual deve ser o maior atraso permitido para um circuito combinacional dentro desse circuito? Se o circuito trabalha à frequência de 200 MHz, então cada bloco combinacional deverá ter atraso inferior ao período do *clock*.

$$\frac{1}{200\ x\ 10^{6}Hz} = 0{,}005x10^{-6}s = 5\ x\ 10^{-9}s = 5\ ns$$

O sinal de *clock* determinará quando a memória amostrará os valores de entrada em um circuito sequencial síncrono. De acordo com o tipo de circuito utilizado como memória, a amostragem de entrada pode ser caracterizada pela borda ascendente ou descendente do *clock*.

É importante lembrar que, independentemente do tipo de sincronização, o tempo entre duas amostragens sucessivas equivale a T, ou seja, o período do *clock*. Isso quer dizer que qualquer alteração no estado de um circuito sequencial síncrono ocorrerá após a borda do sinal de *clock* na qual a memória é disparada.

Flip-flops

Os ***flip-flops*** são os **elementos de memória** utilizados nos circuitos sequenciais síncronos. Por definição, um *flip-flop* é um circuito digital **capaz de armazenar um *bit*** de informação e que tem duas entradas e duas saídas.

As entradas de um *flip-flop* são divididas da seguinte forma: uma entrada recebe o sinal de *clock* e a outra recebe o dado (*bit*) a ser armazenado. Já as saídas correspondem ao dado (*bit*) e ao seu complemento. O sinal de *clock* indica o instante em que o *flip-flop* deverá amostrar o valor do dado, e este

pode corresponder a uma borda ascendente ou descendente, de acordo com o tipo de *flip-flop*. Na borda ativa do *clock* só são amostrados os valores que representam o próximo estado. Assim, o estado atual ficará armazenado em um conjunto de *flip-flops* até que uma nova borda de *clock* chegue, quando então o próximo estado passará a ser o estado atual e um novo próximo estado será gerado pelo circuito combinacional.

Um *flip-flop* poderá manter um estado indefinidamente, desde que alimentado com energia, até que sinais de entrada modifiquem a configuração, fazendo com que o estado seja alterado.

Latches

Os diferentes tipos de *flip-flops* podem ser diferenciados pelo número de entradas e pelas quais as respectivas entradas afetam o estado atual dos circuitos de memória. Os tipos mais comuns de *flip-flops* são os ***latches***. Os *latches* têm níveis de sinais de entrada e são utilizados na construção de *flip-flops* mais complexos.

Latch RS

O *latch* RS é a implementação mais simples de *latch*. Vamos analisar o comportamento do *latch* RS com base em uma tabela de transcrição de estados (Tabela 1).

Tabela 1. Transição de estados *latch* RS

R	S	Q_{t+1}	Comentário
0	0	Q_t	Mantém o estado anterior
0	1	1	Estado *set*
1	0	0	Estado *reset*
1	1	-	Proibido

- Caso as entradas R e S recebam o valor 0, o *latch* mantém o estado anterior, pois Q = 0 e
- Se a entrada R receber o valor 0 e a entrada S receber o valor 1, o *latch* entrará em estado *set*.

- Se a entrada R receber o valor 1 e a entrada S receber o valor 0, o *latch* entrará em estado reset.
- Se a entrada R receber o valor 1 e a entrada S receber o valor 1, o *latch* entrará em estado proibido, pois, como já temos uma saída com valor 1, não podemos ter saídas iguais, já que um *latch*, assim como um *flip-flop*, só pode ter em sua saída dois estados possíveis (0 e 1).

Um diagrama de estados também pode ser utilizado para expressar o comportamento de circuitos sequenciais.

Na Figura 5, a seguir, os estados (*set* e *reset*) são representados por nodos (círculos). O fluxo entre estados é mostrado por setas. A condição de entradas a qual uma transição específica pode ocorrer está definida junto ao respectivo fluxo. Exemplo: estando o *latch* RS no estado *reset*, para que ele troque para o estado *set* será necessário que **R = 0** e **S = 1**. Se **R = 0** e **S = 1**, o *latch* RS permanecerá no mesmo estado.




Figura 5. Diagrama de estados para o *latch* RS.
Fonte: Brown e Vranesic (2000).

Latch RS controlado

O *latch* controlado (Figuras 6 e 7) é um aprimoramento do *latch* RS, já que no modelo anterior os sinais de entrada podem sofrer variações indesejadas, sendo válidos somente em intervalos de tempo específicos. Uma forma de solucionar

o problema é adicionar uma entrada com maior prioridade encarregada de controlar o comportamento do *latch*, tornando-o sensível ou não aos valores recebidos nas entradas R e S.




Figura 6. *Latch* RS controlado.
Fonte: Vahid (2008).




Figura 7. Símbolo do *latch* RS controlado.
Fonte: Vahid (2008).

O *latch* RS controlado recebeu um par de portas lógicas E nas entradas R e S, conforme se vê na Figura 7 anterior. Além disso, uma porta C foi acrescentada para habilitar ou desabilitar o *latch* RS.

Observe o funcionamento da entrada C no *latch* RS controlado:

- Caso a entrada C receba o valor 0, o *latch* mantém o estado, pois R1 = 0 e S1 = 0.
- Se a entrada C receber o valor 1, o *latch* funcionará corretamente.

- Entretanto, se C = 0, o *latch* mantém seu estado, independentemente dos valores de R e S (os X indicam essa independência). Repare também que há, ainda, outra situação em que o *latch* mantém o estado, qual seja quando C = 1, mas R = 0 e S = 0.

Agora, observe a transição dos estados na Tabela 2 a seguir.

Tabela 2. Transição dos estados *latch* RS controlado

C	R	S	Q_{t+1}	Comentário
0	X	X	Q_t	Mantém o estado anterior
1	0	0	Q_t	Mantém o estado anterior
1	0	1	1	Estado *set*
1	1	0	0	Estado *reset*
1	1	1	-	Proibido

O diagrama de estados do *latch* RS controlado (Figura 8) é muito semelhante ao *latch* RS. Contudo, as condições de troca de estados ou manutenção são diferentes, ou seja, são compostas. Exemplo: para manter o *latch* RS controlado em um mesmo estado será necessário que C = 0 ou que C = 1, R = 0 e S = 0.




Figura 8. Diagrama de estados para o *latch* RS controlado.

Fonte: Brown e Vranesic (2000).

Latch D

O estado proibido dificulta a implementação de projetos de circuitos sequenciais com *latch* RS. Desse modo, o *latch* D (Figura 9) foi desenvolvido nos moldes do *latch* RS, contudo, foi acrescentado um inversor entre as entradas R e S, assegurando que nunca ocorrerá o estado proibido.




Figura 9. *Latch* D.
Fonte: Vahid (2008)

Desse modo, a tabela de transição do *latch* D poderá ser derivada da tabela do *latch* RS controlado, em que as entradas R e S passam a ser a entrada D (com D = S). Assim, duas outras combinações de entrada deverão desaparecer, uma resultante no estado proibido e a outra resultante da manutenção do estado (Tabela 3).

Tabela 3. Transição de estados para o *latch* D

C	D	$Q_{t\neq1}$	Comentário
0	X	Q_t	Mantém o estado anterior
1	0	0	Estado ***set***
1	1	1	Estado ***reset***

Flip-flops

Em circuitos sequenciais síncronos, a troca de estado deverá ocorrer sincronizada com o sinal de *clock*. Os *latches* originaram os circuitos *flip-flops*, entretanto, são ativados pela transição do sinal de controle (borda). Essa característica permite que um *flip-flop* se mantenha ativo durante pequenos intervalos de tempo, após um evento de transição de sinal de controle.

Flip-flop D mestre-escravo

Um *flip-flop* D mestre-escravo é desenvolvido com dois *latches* D interligados em cascata. Da esquerda para a direita, como se vê a Figura 10 a seguir, o primeiro é denominado **mestre** e o segundo, **escravo**. O *latch* mestre está conectado diretamente ao sinal de controle externo e ao inversor no qual a saída se conecta ao controle do *latch* escravo.




Figura 10. *Flip-flop* D mestre-escravo.
Fonte: Vahid (2008).

Ao analisar as conexões, identificamos que ambos os *latches* funcionam da mesma forma com relação ao sinal de controle externo, ou seja, enquanto o controle tiver o valor 1, o mestre estará ativado e o escravo manterá seu estado anterior. Em contrapartida, enquanto o controle tiver o valor 0, o mestre deverá manter o seu estado anterior e o escravo estará ativado. Em razão de a entrada do escravo estar ligada à saída do mestre, o último valor lido no momento da ativação do mestre deverá aparecer na saída do escravo no semiperíodo seguinte.

Flip-flop JK

Além do *flip-flop* D, também existe o *flip-flop* JK. Este último tem comportamento parecido com o do *latch* RS, com exceção das entradas de mesmo valor: J = 1 e K = 1, que não direcionam a um estado proibido, mas, sim, a complementar o estado anterior. Igualmente ao *flip-flop* D, o *flip-flop* JK é ativado no instante em que há uma passagem de borda ascendente do sinal de controle. O *flip-flop* JK mantém o estado anterior entre duas bordas ascendentes consecutivas (Tabela 4).

Tabela 4. Transição de estados para o *flip-flop* JK disparado pela borda ascendente

C	J	K	$Q_{t\neq1}$	Comentário
≠↑	X	X	Q_t	Mantém o estado anterior
↑	0	0	Q_t	Mantém o estado anterior
↑	0	1	1	Estado *reset*
↑	1	0	0	Estado *set*
↑	1	1	$\overline{Q_t}$	Complementa o estado anterior

A ativação do *flip-flop* JK é disparada pela borda ascendente e indicada por um triângulo na entrada de controle (Figura 11).




Figura 11. Símbolo do *flip-flop* JK disparado pela borda ascendente.
Fonte: Vahid (2008)

Componentes de um projeto de um circuito lógico sequencial

Análise de circuitos sequenciais

O processo utilizado para descrever o funcionamento de um circuito a partir da descrição de sua estrutura é denominado **análise**. O que facilita o reconhecimento dos circuitos sequenciais é o fato de os eles serem construídos de *flip-flops* e outras portas lógicas. Os diagramas facilitam o entendimento da estrutura, entretanto, o comportamento de um circuito sequencial é mais difícil de ser descrito, demandando mais recursos de representação.

Dessa forma, podemos determinar o comportamento de um circuito sequencial utilizando recursos como: diagramas de estado, tabelas de transição de estados, tabelas de saídas (tabelas verdades) e equações booleanas.

Após avaliar o diagrama de um circuito, cujo conteúdo representa o estado no qual este se encontra, o próximo passo da análise é determinar as equações booleanas para as entradas de cada *flip-flop*, em função da entrada externa e das respectivas saídas dos *flip-flops*. Tais equações são denominadas **equações de excitação**, pois descrevem o comportamento dos sinais aplicados às entradas dos *flip-flops*, os quais determinarão o estado do circuito sequencial para o próximo ciclo de *clock*. Utilizando as equações de estado, poderemos montar a tabela de transição de estados do circuito sequencial.

Uma maneira de representar a informação apresentada na tabela de transição de estados e na tabela de saída é por meio do diagrama de estados.

Por meio do diagrama de estados, cada nodo (círculo) representa um estado que o circuito pode armazenar. Nos nodos são referenciados os valores das variáveis de estado e também os valores das saídas do circuito. Os arcos com setas (arestas) indicam as possíveis transições entre estados. Juntamente a cada aresta são registradas as condições das variáveis de entrada imprescindíveis para a transição ocorrer. Eventualmente, a borda do *clock* pode ser a única condição para a transição.

Projeto de circuitos sequenciais

Um projeto de circuito digital sequencial é iniciado pela definição textual de seu comportamento e também pela transcrição desse comportamento para um diagrama de estados, a fim de especificar os estados existentes, as condições para que ocorram as trocas de estados e os possíveis valores de saídas.

A análise do diagrama de estados permite identificar o modelo de máquina de estados que deverá ser referenciado (Moore ou Mealy). Inicialmente, deverão ser atribuídos nomes simbólicos, números inteiros ou letras do alfabeto em vez de valores binários para representar os estados.

Como próximo passo, utilizaremos as informações contidas no diagrama de estados para gerar as tabelas de transição de estados e de saída. Nessa etapa, cada estado deverá ser associado a uma combinação de valores binários. Se o número de estados for menor que o número de combinações, algumas combinações existentes deverão ser descartadas. Essa fase é chamada **assinalamento de estados**. Então, utilizaremos tabelas para derivar as equações de estados e as equações de saídas.

Os mapas de Karnaugh deverão ser utilizados para minimizar as equações no caso de o número das variáveis serem grandes, contudo, se não for possível minimizá-las com o uso de mapas, será necessário o uso de um software de minimização. As equações de saída e de estado representam o bloco de próximo estado e, respectivamente, descrevem o comportamento do bloco de saída.

Como último passo, é preciso realizar o mapeamento da função de próximo estado e da função de saída para as portas lógicas disponíveis, caso seja especificada alguma biblioteca.



Referências

BROWN, S.; VRANESIC, Z. *Fundamentals of digital logic with VHDL design*. New York: McGraw-Hill Higher Education, 2000.

VAHID, F. *Sistemas digitais:* projeto, otimização e HDLs. Porto Alegre: Bookman, 2008.

Leituras recomendadas

GAJSKI, D. D. *Principles of digital design*. New Jersey: Pearson Prentice Hall, 1996.

MANO, M. M. *Computer engineering*: Hardware Design. New Jersey: Pearson Prentice Hall, 1988.

Encerra aqui o trecho do livro disponibilizado para esta Unidade de Aprendizagem. Na Biblioteca Virtual da Instituição, você encontra a obra na íntegra.

Conteúdo:

SAGAH
SOLUÇÕES EDUCACIONAIS INTEGRADAS